秀まるおのホームページ
ホーム ソフトウェア ライブラリ ご購入方法 サポート ソリューション 公式マニュアル 書籍紹介 リンク
 ■ 秀まるおのホームページ(サイトー企画) > ライブラリ > 秀丸エディタのマクロライブラリ > vhdl componentのport map自動生成マクロ v0.03

 秀丸エディタのマクロライブラリ

 vhdl componentのport map自動生成マクロ v0.03 izoka 2020/10/26
Download>>vhdl_portmap_iz.zip
HomePage>>http://izoka.blog.fc2.com/
秀丸エディタでvhdlを記述していて、componentを呼び出すたびに毎回port mapをコピペから記述することが煩わしかったので自動生成化するマクロを作成しました。

先のv0.02に対して
port mapアサイン記号の『=>』までのtab位置を自動で揃えるように変更しました。
tabではなく、スペースで対応したい方は
ファイルタイプ別の設定>体裁>タブ の設定でタブキーの空白入力にチェックを入れていれば自動で変換されます。

component該当ファイルを開いた状態で
該当ファイルでマクロ実行することでクリップボードに生成します。
貼付けを行って使用します。



『戻る』

| プライバシーポリシー | 各サービスにおける個人情報の利用目的について |